• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989002108A1
    申请号:PCT/JP1988/000873
    申请日:1988-08-31
    公开日:1989-03-09
    发明作者:Mitsuo Kurakake；Jiro Kinoshita
    申请人:Fanuc Ltd；
    IPC主号:G05B19-00
    专利说明:
    [0001] 明 柳 —書
    [0002] C N Cのバス制御方式 技 術 分 野
    [0003] 本発明は数値制御装置 （ C N C ) のバス制御方式に関し、 特に階層的なバス構成と した C N Cのバス制御方式に関する 背 景 技 -術
    [0004] 数値制御装置 （ C N C ) においては、 複数のプロセ ッサを 使用したマルチプロセ ッサ方式が採用されている。 これは、 数値制御装置 （ C N C ) に要求される機能の増加と、 マイ ク 口プロセ ッサ等の半導体技術の向上に伴って、 数値制御装置 ( C N C ) システムがより複雑、 高度化しているからである, このマルチプロセ ッ サシステムの例を第 3図に示す。 図に おいて、 1 はマルチマスタバスであり、 全てのプリ ン ト板は このマルチマスタバス 1 を介して接続されて、 情報及び制御 をやり とりする。
    [0005] 2 は狭義の数値制御装置 （ C N C ) で、 全体の制御の中心 となるプリ ン ト板であり、 データの入力、 処理、 パルス分配 等の機能を有する。
    [0006] 3 はグラフ ィ ッ グ制御のブリ ン ト板であり、 C R Tノ M D I 4 の表示及びデータの入力の制御を行う。
    [0007] 5 はサーボモータの制御を行う プリ ン ト板であり、 サ一ボ ア ンプ 6 に指令を与え、 またサ一ボモータからの位置及び速 度の帰還信号を受けて、 サーボモータの位置及び速度を制御 する。 実際のシステムでは、 制御する軸数に応じたプリ ン ト 板が使用されるが、 図でば 1軸分のみ示している。
    [0008] 7 は P M C (プログラマブル ' マ シン ' コ ン ト ローラ ） で あり、 機狨のサーボモータ以外のァクチユエイ タを制御する ために、 I /Oユニッ トを経由して機械側と信号の授受を行 つ o
    [0009] 9 はホス ト コ ンピュータ等の通信制御の上位層の制御を行 うプリ ン ト板である。 1 0は通信制御の下位層の制御を行う プリ ン ト板である。
    [0010] 1 1 は加工プログラム等のデータファ イ ルを制御するため のファ イ ル制御のプリ ン ト板である。 1 2 は S C S I ( s m a l l c o m p u t e r s y s t e m i n t e r f a c e ) であり、 ハー ドディ スク ドライ ブ 1 3 とのイ ンターフ ェイ スである。
    [0011] しかし、 第 3図のバス制御システムでは、 1本のマルチマ スタバス 1 を介して総てのプリ ン ト板が接続されているため に、 バスの競合によってシステム全体の処理性能が落ちてし まい、 特にシステムが大き く なるほど著しい。 発 明 の 開 示
    [0012] 本 ¾明の百的は上記問題点を解決し、 階層的なバス構成と した C N Cのバス制御方式によって、 バスの競合を解決しよ う とするものである。
    [0013] 本発明では上記の問題点を解決するために、 マルチマスタバスを使用し、 ノ ッ クパネルを備えた C N C のバス制御方式において、
    [0014] 該バッ クパネルにサブバスを設け、
    [0015] 一部のプリ ン ト板を該サブバスを経由してマルチマスタバ スと接続し、
    [0016] 階層的なバス構成としたこ とを特徴とする C N Cのバス制 御方式が、
    [0017] 提供される。
    [0018] マルチマスタバスに直接アク セスする必要が少ないプリ ン ト板の C P Uはサブバス経由で、 マルチマスタバスにァク セ スする。
    [0019] 従って、 これらのプリ ン ト板とマルチマスタバスに直接接 続されるプリ ン ト板のプロセ ッサとの接続はサブバスを使用 し、 その分マルチマスタバスの使用が緩和される。 図 面 の 簡 単 な 説 明
    [0020] 第 1図は本発明の一実施例の階層的バス構成のブ口 ッ ク図- 第 2図はバッ クノヽ'ネル上のマルチマスタノ スとサブバスの 関係を表す図、
    [0021] 第 3図は従来のマルチプロセ ッ サシステムのバスの構成例 を示す図である。 発明を実施するための最良の形態
    [0022] 以下、 本発明の一実施例を図面に基づいて説明する。
    [0023] 第 1図に本発明の一実施例の階層的バス構成のブロ ッ ク図 を示す。 図において、 1 はマルチマスタバスであり、 全ての プリ ン ト板はこのマルチマスタバス 1 を介して接続されずに、 それぞれ中心となるプリ ン ト板を介して接続されており、 そ の中心となるプリ ン ト板以外のプリ ン ト板との通信の場合の みマルチマスタバス 1が使用される。
    [0024] 2 は狭義の数値制御装置 （ C N C ) で、 全体の制御の中心 となるプリ ン ト板であり、 データの入力、 処理、 パルス分配 等の機能を有する。
    [0025] 5 はサ一ボモータの制御を行うプリ ン ト板であり、 サーボ アンプ 6 に指令を与え、 またサ一ボモータからの位置及び速 度の帰還信号を受けて、 サ一ボモータの位置及び速度を制御 する。 実際のシステムでは、 制御する軸数に応じたプリ ン ト 板が使用されるが、 図では 1軸分のみ示している。
    [0026] ここで、 サ一ボ制御のプリ ン ト板 5 はマルチマスタバス 1 に直接接続されず、 C N C 2を介して、 マルチマスタバス 1 に接繞される。 サーボ制御のプリ ン ト板 5 は、 信号のやり と り は、 殆ど C N C 2 との間で行い、 他のプリ ン ト板とのやり とり は少ない。 従って、 サ ボ制御 5がマルチマスタバス 1 を使用する頻度は少な く、 その分マルチマスタバス 1 の使用 頻度が軽減される。 .
    [0027] 3 はグラフィ ッ ク制御のプリ ン ト板でありく C R T / M D · I 4 の表示及びデータの入力の制御を行う。 ここでも、 同様 に C R T / M D I 4 はグラフ ィ ッ ク制櫛 3 を経由して、 マル チマスタノ ス 1 に接続され、 その分マルチマスタバス 1 の使 用頻度が軽減される。 7 は P M C (プログラマブル ' マ シ ン ' コ ン ト ローラ ） で あり、 機械のサ一ボモータ以外のァクチユエイ タを制御する ために、 I /0ユニッ トを経由して機械側と信号の授受を行 つ
    [0028] 9 はホス トコ ンピュータ等の通信制御の上位層の制御を行 うプリ ン ト板である。 1 0 は通信制御の下位層の制御を行う ブリ ン ト板であり、 通信制御上位層 9を経由して、 マルチマ スタバス 1 に接続される。
    [0029] 1 1 は加工プログラ ム等のデータ フ ァ イ ルを制御するため のフ ァ イ ル制御のプリ ン ト板である。 1 2 は S C S I ( s m a l l c o m p u t e r s s t e m i n t e r f a c e ) であり、 ハー ドディ スク ドラ イ ブ 1 3 ·とのイ ンターフ ェ イ スである。 こ こでも、 S C S I 1 2 はフ ア イ ル制御 1 1 を経由して、 マルチマスタバス 1 に接続され、 マルチマスタ バス 1 の使用頻度を軽减させる。
    [0030] こ のよ う に、 直接マルチマスタバス 1 を使用する頻度の少 ないプリ ン ト扳を直接信号のやり とりの多いプリ ン ト扳を介 して、 マルチマスタバス 1 と接続し、 やり と り の多いプリ ン ト板との間はサブバスで接続する こ とによ り、 マルチマスタ バス 1 の使用頻度を低減させ、 バス上の競合を少な く させ、 システム全体の高速処理を実現させる。
    [0031] 次にパッ クノヽ'ネル上のマルチマスタノ ス とサブバスの関係 を述べる。 第 2図にノ ッ クパネル上のマルチマスタノ ス とサ ブバスの関係を表す図を示す。 1 はマルチマスタバスであり、 2 1 、 2 2及び 2 3 はサブバスであり、 それぞれバックパネ ル上に設けられている。
    [0032] 2 は C N Cのプリ ン ト板であり、 コネクタ 3 1でマルチマ スタバス 1 と結合さている。 C N C 2 はさ らにコネクタ 3 2 を有し、 コネクタ 3 2 はサブバス 2 1 に接繞される。 C N C のプリ ン ト板 2内では、 コネクタ 3 1 とコネクタ 3 2 は図示 されていないバス ドライバで結合されており、 結局マルチマ スタバス 1 とサブバス 2 1 は C N Cのプリ ン ト板内で結合さ れている。 そして、 サ一ボ制御のプリ ン ト板 5 とサーボアン プ 6 はそれぞれコネクタ 3 3 と 3 4を介して、 サブバス 2 1 によって、 C N C 2 と結合されている。
    [0033] 同様に、 通信制御上位層のプリ ン ト板 9 はコネクタ 3 5で マルチマスタバス 1 と結合され、 コ ネク タ 3 6でサブバス 2 2 と結合され、 このサブバス 2 2 にはコネクタ 3 ？ によって、 通信制御下位層のプリ ン ト板 1 0が結合さている。
    [0034] また、 フア イ ル制御のプリ ン ト板 1 1 もコ ネク タ 3 8 によ つて、 マルチマスタバス 1 と結合され、 コネクタ 2 3 によつ てサブバス 2 3 に結合され、 このサブバス 2 3 に S C S I の プリ ン ト板が結合されている。- このよう に、 サーボ制御のプリ ン ト板 5等は直接マルチマ スタバス 1 に接続されず、 信号のやり とりの多い C N Cのプ リ ン ト板 2を介して、 マルチマスタバス 1 に接続され、 C N Cのプリ ン ト板 2 とのやり とり はサブバス 2 1 を介して行わ れる。 他のブリ ン ト板についても同様である。
    [0035] 以上説明したよ'うに本発明では、 バックパネル上にマルチ マスタバスの外にサブバスを設けて、 サブバスを経由してマ ルチマスタバスに接続するよ う な階層的なバス構成にしたの で、 マルチマスタバスの負担軽減を図る こ とができ、 システ ム全体の処理効率を上げるこ とができる。
    权利要求:
    Claims請 求 の 範 囲
    1 . マルチマスタバスを使用し、 ノ ッ クパネルを備えた C N Cのバス制御方式において、
    該バックノ、'ネルにサブバスを設け、
    —部のプリ ン ト扳を該サブバスを経由してマルチマスタバ スと接続し、
    階層的なバス構成としたことを特徴とする C N Cのバス制 御方式。
    2 . 前記マルチマスタバスと前記サブバスとの接続は前記 マルチマスタバスに直接接続されるプリ ン ト板で行うよう に 構成したことを特徵とする特許請求の範囲第 1項の C N Cの バス制御方式。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0305068B1|1994-10-26|Controlling asynchronously operating peripherals
    US4633392A|1986-12-30|Self-configuring digital processor system with logical arbiter
    US6526469B1|2003-02-25|Bus architecture employing varying width uni-directional command bus
    KR930004947B1|1993-06-10|데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법
    JP2834122B2|1998-12-09|制御装置
    EP0243085B1|1992-12-16|Coprocessor architecture
    JP2633458B2|1997-07-23|Ｄｍａチヤネル装置及びｄｍａチヤネルの変換装置
    JP3151008B2|2001-04-03|ディスクセクタ解析方法
    EP0426184B1|1997-06-04|Bus master command protocol
    EP0496535B1|1996-04-03|Automatic device configuration for dockable computers
    CA2036688C|1995-01-03|Multiple cluster signal processor
    US5301279A|1994-04-05|Apparatus for conditioning priority arbitration
    US4930070A|1990-05-29|Interrupt control method for multiprocessor system
    US4141067A|1979-02-20|Multiprocessor system with cache memory
    US6167476A|2000-12-26|Apparatus, method and system for accelerated graphics port bus bridges
    US3573855A|1971-04-06|Computer memory protection
    EP0031889B1|1984-10-24|Processor on a single semiconductor substrate
    US5083259A|1992-01-21|Computer bus interconnection device
    US4268906A|1981-05-19|Data processor input/output controller
    US4901234A|1990-02-13|Computer system having programmable DMA control
    US6865644B2|2005-03-08|System and method for industrial controller with an I/O processor using cache memory to optimize exchange of shared data
    DE4222043C1|1993-07-22|
    US3810105A|1974-05-07|Computer input-output system
    US4821177A|1989-04-11|Apparatus for controlling system accesses having multiple command level conditional rotational multiple port servicing priority hierarchy
    US6950893B2|2005-09-27|Hybrid switching architecture
    同族专利:
    公开号 | 公开日
    JPS6462703A|1989-03-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1989-03-09| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1989-03-09| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]